Interdisziplinärer Sonderpreis 2008

Extended Co-Simulation for Systems-in-Package Designs

CISC Semiconductor Design+Consulting GmbH, Dr. Markus Pistauer
Lakeside B07, 9020 Klagenfurt, 0463/ 508808 12, m.pistauer@cisc.at

CISC ECOS - Extended Chip-Package Co-Simulation – ist ein Software Werkzeug für die automatisierte Erstellung von Simulationsmodellen zur Simulation von parasitären Effekten in einem System-in-Package (SIP) Chip Design. ECOS erweitert beim Entwurf von SIP Chips die derzeitige Entwurfsmethodik um parasitäre Effekte des Gehäuses (Package) beim Design mitberücksichtigen zu können. Der Einbeziehung dieser Effekte kommt bei der Verwendung neuester Halbleitertechnologien besondere Bedeutung zu. Diese Technologien erlauben sehr hohe Taktraten und Signalübertragungsgeschwindigkeiten, weshalb der Einfluss von parasitären Effekten durch Signalleitungen zwischen den Chips und dem Package oder dem Package selbst DER limitierende Faktor eines Designs sein kann. Durch die drei wesentlichen Eckpfeiler von ECOS wird die Lücke im Entwurfsablauf zwischen dem Design des Gehäuses, der Extraktion von parasitären Elementen und deren Berücksichtigung in der Systemsimulation durch automatisiert erstellte Modelle überwunden:

• Erfassung von Daten unterschiedlicher Werkzeuge zur Extraktion von parasitären Elementen in einer gemeinsamen Datenbasis
• Benutzerdefinierte Erzeugung von Simulationsmodellen aus Daten durch die von parasitären Elementen
• Export aller Daten in Entwurfsumgebungen für Chips wie z.B: Symbole, Modelle, Beschreibungen und alle Schnittstellen, welche zur Systemsimulation benötigt werden

Die Preisträger 2008